Nguyên nhân vì sao tiến trình càng nhỏ, chip càng khó sản xuất

Bạn có biết vì sao tốc độ thu nhỏ tiến trình nói chung của ngành công nghiệp bán dẫn thế giới ngày càng chậm chạp trong những năm gần đây không?

“Moore’s Law” (tạm dịch: “Định luật Moore”) được Gordon Moore đặt ra vào năm 1965. Hiểu một cách đơn giản thì theo định luật này, Gordon Moore dự đoán rằng mật độ bóng bán dẫn trong cùng một đơn vị diện tích sẽ tăng gấp đôi sau mỗi hai năm. Điều này đồng nghĩa với việc các con chip đời sau sẽ mạnh ngang với con chip của hai năm trước nhưng lại tiết kiệm điện hơn gấp đôi, hoặc nhân đôi sức mạnh xử lý nhưng với mức điện năng tiêu thụ hoặc giá thành ngang bằng với con chip của hai năm về trước.

Tuy nhiên, trong những năm gần đây, các nhà sản xuất chip đang gặp phải nhiều vấn đề khác nhau khiến định luật Moore có thể sẽ không còn chính xác trong tương lai nữa. Cụ thể, ba thách thức lớn nhất mà họ đang gặp phải là tạp chất trong silicon, kỹ thuật in bản thạch bị giới hạn, và tính kinh tế khi sản xuất chip với tiến trình nhỏ. Tất nhiên, cũng có nhiều giải pháp được đưa ra như kết hợp silicon với chất khác, tạo ra bóng bán dẫn khác, hoặc thậm chí xếp chồng bóng bán dẫn lên nhau.

Bài viết này sẽ phân tích xem định luật Moore liệu có dự đoán chính xác qua từng thời kỳ, và nó sẽ đúng cho đến thời điểm nào trong tương lai.

Trong khoảng thời gian hơn 50 năm, định Luật Moore đã dự đoán chính xác. Theo như biểu đồ thì nó gần như là một đường thẳng. Tất nhiên, nhà sản xuất chip cũng có gặp phải những lỗi nhỏ trong dây chuyền, nhưng tất cả đều được giải quyết tốt đẹp. Trong quá khứ, định luật Moore đã từng nhiều lần bị cho là không còn chính xác, nhất là khi tiến trình bắt đầu được tính bằng đơn vị micrômét (µm). Bắt đầu với 1µm, nhiều người bắt đầu hoài nghi về tính khả thi của định luật này, nhưng thời gian đã chứng minh rằng Gordon Moore vẫn đúng. Và bây giờ, chúng ta đang sử dụng tiến trình 7nm.

Những thách thức

Có ba điều sau đây đang thách thức định luật Moore: tạp chất, in bản thạch, và tính kinh tế.

Vấn đề đầu tiên là tạp chất ở mức độ nguyên tử. Các phân xưởng đúc silicon hiện đang sử dụng phương pháp nấu chảy cát thạch anh (quartz sand) để đúc thành một khối thủy tinh lớn, sau đó nó sẽ được cắt ra thành nhiều tấm wafer nhỏ hơn. Vấn đề là khi nung chảy cát thì việc bị lẫn tạp chất là một điều không thể tránh khỏi. Đó là do khi nấu chảy silicon thì nó sẽ dễ dàng phản ứng với các khí halogen (flo, clo, brôm, iốt), hình thành các hợp chất halogenua. Những hợp chất này sẽ được loại bỏ bằng cách sử dụng các chất hóa học khác để hòa tan và tách ra khỏi khối Silic kia.

Đến đây, bạn có thể thắc mắc: “Vậy thì có vấn đề gì với việc loại bỏ tạp chất bằng phản ứng hóa học?”. Khi kích thước của bóng bán dẫn càng nhỏ, tỷ lệ xuất hiện của các nguyên tử tạp chất sẽ càng cao (do không thể nào loại bỏ hết hoàn toàn được), và chỉ cần một nguyên tử tạp chất thôi là đủ để làm “bay màu” bóng bán dẫn đó.

Vấn đề thứ nhì là việc in bản thạch (quang khắc). Để làm ra các bóng bán dẫn, nhà sản xuất chip cần phải “in” nó lên trên tấm wafer làm bằng silicon. Việc này được thực hiện bằng cách chiếu ánh sáng qua một cái khuôn gọi là “mặt nạ”, xâm nhập vào bên trong lớp silicon và khắc mẫu vẽ lên tấm wafer. Thông thường, khi kích thước của bóng bán dẫn thu nhỏ lại thì kích thước của “mặt nạ” cũng phải thu nhỏ theo. Và “mặt nạ” càng nhỏ thì càng khó sản xuất. Để giải quyết vấn đề này, nhà sản xuất đã phát triển công nghệ multi-patterning (tạm dịch: “đa mẫu”) để áp dụng vào công đoạn khắc lên tấm wafer, từ đó nâng cao hiệu suất của “mặt nạ”.

Tuy nhiên, cách này thường không đạt hiệu quả cao và đèn UV (Ultra Violet – Cực tím) cũng gặp vấn đề khi khắc mẫu vẽ lên tấm wafer. Và đó là lý do cho sự ra đời của công nghệ in bản thạch bằng Extreme UV (tạm dịch: “siêu cực tím”). Nó sử dụng nguồn sáng mạnh hơn với bước sóng ngắn hơn để khắc tốt hơn, giảm thiểu rủi ro trong quá trình “in”.

Nhưng vấn đề chính không nằm ở nguồn sáng, mà là nằm ở “mặt nạ”. Nó là yếu tố then chốt giúp nguồn sáng khắc mẫu vẽ lên tấm wafer silicon. Nếu “mặt nạ” không được thiết kế chính xác và đủ nhỏ thì con chip làm ra cũng không sử dụng được. Do đó, đây cũng là một thách thức khác đối với định luật Moore.

Vấn đề cuối cùng là tính kinh tế. Và đây là lúc chúng ta cần biết đến định luật Moore thứ 2. Định luật này dự đoán rằng chi phí để lắp đặt cơ sở sản xuất mới sẽ tăng gấp đôi sau mỗi hai năm. Hiện tại, để lắp đặt một dây chuyền sản xuất mới, các công ty phải bỏ ra hàng tỷ USD. Intel đã đầu tư hơn 12 tỷ USD cho dây chuyền số 42 ở Arizona để phục vụ cho việc sản xuất chip 7nm vào một ngày đẹp trời nào đó. Ngoài vấn đề chi phí đầu tư ra, cac công ty cũng phải đổ tiền vào việc nghiên cứu công nghệ sản xuất bóng bán dẫn. Theo dự đoán, kể từ tiến trình 5nm trở xuống, chỉ tính số tiền bỏ ra cho R&D (Research & Development – Nghiên cứ & Phát triển) thôi cũng phải hơn 5 tỷ USD. Đây là lý do vì sao hiện giờ chỉ có 3 nhà máy sản xuất chip với tiến trình từ 7nm trở xuống: Samsung, Intel, và TSMC.

Hướng giải quyết

Đối với những công ty có đủ vốn để đầu tư vào một dây chuyền sản xuất mới, trang thiết bị mới thì họ có một vài sự lựa chọn để bảo đảm cho định luật Moore được tiếp diễn: Thêm chất mới, tạo ra bóng bán dẫn khác, hoặc xếp chồng bóng bán dẫn lên nhau.

Hiển nhiên, việc thêm một chất khác vào chung với silicon là một con dao hai lưỡi. Nó có thể cải thiện các tính chất của bóng bán dẫn, nhưng sẽ rất khó để thực hiện được điều này.

Intel đã từng thử nghiệm với cobalt. Họ đã thêm cobalt vào tiến trình 10nm để giảm trở kháng của các vi mạch kết nối các bóng bán dẫn. Thường thì đồng sẽ được sử dụng, nhưng với kích thước cực nhỏ thì đồng lại có xu hướng tăng trở kháng. Với cùng một kích cỡ, Intel nhận thấy rằng cobalt có trở kháng thấp hơn gấp đôi so với đồng, vì thế nên cobalt được đưa vào sử dụng. Cách này tuy hiệu quả nhưng khâu sản xuất lại khá khó và năng suất cũng không cao. Từ đó dẫn đến việc chậm trễ trong quá trình ra mắt tiến trình 10nm của Intel.

Mặc dù vướng phải một vài vấn đề, nhưng nó đã cho thấy được tiềm năng của giải pháp thêm chất mới vào silicon. Trong quá khứ, nhôm đã từng được đưa vào sử dụng một thời gian trước khi các nhà sản xuất chuyển sang đồng. Việc chuyển đổi này cũng không mấy suôn sẻ trong thời kì đầu, nhưng sau đó thì mọi thứ đã ổn.

Một giải pháp thứ nhì là sử dụng bóng bán dẫn khác. Ngành công nghiệp bóng bán dẫn đã từng có giai đoạn sử dụng thiết CMOS FET phẳng làm bóng bán dẫn nền, nhưng sau đó thì chúng ta không thể kiểm soát được dòng điện chạy qua các bóng bán dẫn, gây ra nhiều lỗi. Gần đây, với thiết kế FinFET mới thay thế cho thiết kế FET phẳng, các nhà sản xuất đã có thể kiểm soát được dòng điện, cho phép họ tạo ra bóng bán dẫn nhỏ hơn.

Thiết kế gần đây nhất là Gate All Around FET (GAAFET), dự kiến sẽ được sử dụng cho tiến trình từ 5nm trở xuống trong thời gian sắp tới. Nó cho phép tạo ra những bóng bán dẫn nhỏ hơn mà vẫn kiểm soát được dòng diện.

Phương án cuối cùng là xếp chồng bóng bán dẫn lên nhau. Khi chúng ta giảm kích thước xuống thấp hơn 1nm, nghĩa là bắt đầu sử dụng đến đơn vị picomét (pm), sẽ có nhiều lý do khiến bóng bán dẫn không thể thu nhỏ lại hơn nữa. Các nhà sản xuất có thể tìm cách thu nhỏ bóng bán dẫn lại, nhưng chỉ có thể nhỏ đến một mức độ nhất định mà thôi. Nhỏ nữa là bóng bán dẫn sẽ không còn là “bán (half) dẫn” nữa mà sẽ là “full dẫn” luôn. Vì vậy, để tăng mật độ các bóng bán dẫn, chúng ta chỉ còn cách xếp chồng chúng lên nhau. Khi xếp chồng như vậy thì chúng ta có thể dễ dàng nhân đôi, nhân ba, hoặc thậm chí là nhân bốn số lượng bóng bán dẫn trên cùng một đơn vị diện tích. Thật ra, công nghệ này đã được sử dụng trên bộ nhớ HBM. TSMC cũng sản xuất ra các “gói” wafer-on-wafer (chồng tấm wafer lên nhau), nhưng còn một vấn đề tồn đọng đó chính là nhiệt độ.

Tổng kết

Theo trang TechPowerUp, định luật Moore vẫn sẽ chính xác trong tương lai sắp tới, thậm chí là sau cả năm 2025, năm mà Gordon Moore đã tiên dự rằng định luật của ông sẽ sai bét nhè. Tất nhiên, đây sẽ là một cuộc chiến đầy cam go đối với các nhà sản xuất, nhưng những công nghệ mới cũng đang trong quá trình nghiên cứu và sẽ được áp dụng trong thời gian gần nhất. Cách đóng gói con chip cũng được cải thiện với phương pháp chiplet (môđun), khiến việc tạo ra con chip mới giống như trò xếp hình, thay vì phải thiết kế lại từ đầu.

Định luật Moore khó có thể giữ vững là do các nhà sản xuất chip cần phải sáng tạo nếu họ muốn cạnh tranh với đối thủ và tạo ra lợi nhuận. Và đây cũng chính là điều khiến thử thách này trở nên cam go nhưng cũng không kém phần thú vị.

Nguồn: TechPowerUp