Thừa thắng xông lên, TSMC tiếp tục chia sẻ về tiến trình 5nm và 3nm, giới thiệu công nghệ 3DFabric

Thứ Hai 28/08/2023
GVN360

Hội nghị chuyên đề Technology Symposium lần thứ 26 của TSMC vừa mới được tổ chức và thông qua đó, chúng ta biết thêm về tình hình của tiến trình 7nm N7, 5nm N5, N4, và 3nm N3. TSMC cũng chia sẻ thêm về công nghệ 3Dfabric và một số thông tin về những công nghệ mà TSMC sẽ dùng để tiếp tục phát triển những tiến trình nhỏ hơn 3nm.

TSMC đã từng gây ra một cơn chấn động trong ngành bóng bán dẫn khi tuyên bố phát triển thành công tiến trình 7nm, đẩy AMD (cùng với một số hãng khác) phát triển vượt bậc. Đồng thời, TSMC cũng không chùn bước, liên tục tìm cách phát triển với các kế hoạch sản xuất số lượng lớn chip 3nm vào năm 2022, trong khi Intel thì dự kiến sẽ trình làng tiến trình 7nm “cây nhà lá vườn” vào cuối 2022, đầu 2023.

Tiến trình 5nm N5 của TSMC sẽ sử dụng công nghệ EUV và sẽ có cải thiện vượt bậc so với N7. Họ cho biết N5 sẽ có hiệu năng cao hơn lên đến 15% (ở cùng mức năng lượng) hoặc tiết kiệm điện lên đến 30% (ở cùng mức hiệu năng), và có mật độ tăng 1,8 lần so với tiến trình 7nm N7.

TSMC còn phát triển tiến trình N5P dành cho các tác vụ đòi hỏi hiệu năng cao. N5P sẽ có hiệu năng cao hơn 5% (ở cùng mức năng lượng) hoặc tiết kiệm điện lên đến 10% (ở cùng mức hiệu năng) so với tiến trình N5. Và có vẻ như TSMC cũng đã vượt qua phần lớn rào cản của tiến trình 5nm này. Hãng này cũng đang ráo riết trong việc sản xuất chip 5nm N5, không muốn phung phí một giây phút nào cả.

Taiwan's TSMC promises $12bn US semiconductor factory – mc.ai

Về tiến trình N4 thì họ không có chia sẻ nhiều, nhưng chúng ta biết được rằng nó sẻ sử dụng ít lớp mặt nạ (mask layer) hơn. Dự kiến nó sẽ được sản xuất với số lượng lớn vào năm 2022. Còn tiến trình 3nm N3 thì sẽ bắt đầu sản xuất số lượng lớn vào nửa cuối năm 2022. N3 sẽ là một bước tiến vượt bậc so với N5 và sẽ có hiệu năng cao hơn lên đến 15% hoặc tiết kiệm điện lên đến 30%, cùng với mật độ sẽ được cải thiện gấp 1,7 lần. Tiến trình này vẫn sẽ tiếp tục sử dụng kiến trúc FinFET và có mật độ SRAM tăng 1,2 lần, mật độ analog tăng 1,1 lần. TSMC còn có tiến trình N12E được thiết kế dành riêng cho các thiết bị ít tiêu thụ điện, với mức điện áp có thể xuống đến 0,4V.

TSMC: Một năm quá thành công của nhà "đúc Chip" - AZPC - Do It ...

Quay lại với tiến trình 7nm thì họ cho biết đã bán được 1 tỷ con chip, vượt mặt cả Intel lẫn Samsung, và nó đang có mặt trong các sản phẩm của AMD, Apple, và nhiều hãng công nghệ hàng đầu khác. Đồng thời, tiến trình N7+ cũng là tiến trình đầu tiên trên thế giới ứng dụng EUV trong công đoạn sản xuất số lượng lớn.

Về tiến trình nhỏ hơn 3nm N3 thì TSMC sẽ xem xét sử dụng một số công nghệ như nanosheets, nanowires, vật liệu mới, bóng bán dẫn 2D, carbon nanotubes. TSMC tiếp tục đầu tư mạnh vào công việc nghiên cứu và phát triển, chỉ tính riêng năm 2019 là họ đã đầu tư hết 2,96 tỷ USD rồi. Bên cạnh đó, công ty cũng đang xây dựng một trung tâm R&D (Research & Development) mới với 8000 kỹ sư ngay kế bên cạnh trụ sở của TSMC. Giai đoạn đầu tiên của dự án này sẽ hoàn thành vào năm 2021.

Theo nhiều nguồn tin trong ngành thì TSMC tin rằng các công nghệ đóng gói tiên tiến sẽ là chiếc chìa khóa để tăng mật độ, và công nghệ đóng gói 3D sẽ là con đường lý tưởng nhất để phát triển. Hiện tại công ty đã có trong tay nhiều công nghệ đóng gói 3D rồi, và họ sẽ bắt đầu gọi chung với cái tên là “3Dfabric”. Nó sẽ được dùng để nói về thiết kế kết nối các chiplet, bộ nhớ băng thông rộng, và một số linh kiện khác với nhau.